디지털 논리 회로 설계

[과제리포트]

- 1 과제 -

VHDL

이름: 원운경

학과: 로봇공학과

학번: 2023010519(원운경)

수업번호: 23278 (장범진 교수님)

실습일: 2026 / 09 / 29

1. 실습에 사용한 프로그램

이번 실습에서는 Logisim-evolution 과 Questa FPGA Starter Edition 을 설치하고 연동하여 VHDL 로 작성한 NOT 게이트의 동작을 확인하였다. VHDL 은 디지털 회로의 구조와 동작을 코드로 표현하는 회로 설계 프로그래밍 언어이다.

① Logisim-evolution (github)

Logisim-evolution 은 디지털 논리 회로를 화면에서 구성하고 동작을 확인할 수 있는 GUI 프로그램이다. 입력 핀, 출력 핀, 논리 소자 등을 배치하고 선으로 연결하여 회로를 만들며, 입력값을 바꾸면서 출력의 변화를 관찰할 수 있다.

이번 실습에서는 VHDL 로 작성한 NOT 게이트를 회로 소자로 불러온 뒤, 입력과 출력 핀을 연결하여 동작을 확인하는 데 사용하였다.

② Questa FPGA Starter Edition

Questa FPGA Starter Edition 은 Altera 에서 제공하는 패키지에 포함된 VHDL 시뮬레이터이다. VHDL 코드를 컴파일하여 문법 오류 등을 확인하고 코드로 표현한 회로의 동작을 시뮬레이션한다. 따라서 실제 하드웨어에 회로를 구현하기 전에 설계한 동작을 확인할 수 있다.

이번 실습에서는 Logisim-evolution 과 연동하여 NOT 게이트의 VHDL 코드를 실행하는 역할로 사용하였다.

2. 실습 목적

Logisim-evolution 에서 입력값을 변경하면 Questa 가 VHDL 코드에 따라 회로의 출력을 계산하고 그 결과가 Logisim-evolution 화면에 표시된다.

이러한 과정을 통해 VHDL 코드 작성부터 회로 구성, 시뮬레이션까지의 기본 흐름을 익히고 NOT 게이트가 입력값을 반전하여 입력이 0 이면 출력은 1, 입력이 1 이면 출력은 0 이 되는지 확인한다.

3. VHDL 코드

```
--------------------------------------------------------------------------------
-- Project : NOT Gate (VHDL workflow practice)
-- File    : not_gate.vhd
-- Author  : Unkyoung Won / 2023010519
-- Date    : 2026-09-30
--------------------------------------------------------------------------------
-- Description :
--   입력 a 를 반전하여 출력 y 로 내보내는 1 비트 NOT 게이트.
--   a = '0' 이면 y = '1', a = '1' 이면 y = '0'.
--------------------------------------------------------------------------------

library ieee;
use ieee.std_logic_1164.all;

-- 외형 정의: 입력 핀 a, 출력 핀 y
entity not_gate is
  port (
    a : in  std_logic;   -- 입력
    y : out std_logic    -- 출력
  );
end entity not_gate;


-- 내부 동작 정의: y 는 항상 a 의 반전 값
architecture behavioral of not_gate is
begin
  y <= not a;
end architecture behavioral;
```

Not_gate 를 구현하는 VHDL 이다.

위 코드는 1 비트 NOT 게이트를 구현한 VHDL 코드이다. entity 에서는 입력 a 와 출력 y 를 std_logic 자료형으로 선언하고 architecture 에서는 회로의 동작을 정의하였다. 핵심 구문인 y <= not a;는 입력값을 반전하여 출력에 전달하므로 a 가 0 이면 y 는 1 이 되고, a 가 1 이면 y 는 0 이 된다는 의미를 가진다.

4. 회로 구성 및 시뮬레이션 결과


작성한 VHDL 코드를 Logisim-evolution 에 불러와 not_gate 소자를 배치하고 입력 핀 a 와 출력 핀 y 를 연결하였다. 이후 Questa 와 연동하여 VHDL 시뮬레이션을 실행하고 입력값을 0 과 1 로 변경하며 출력값을 확인하였다.



시뮬레이션 실행 후 log


화면 하단의 VHDL 시뮬레이터 로그에서 Errors: 0, Warnings: 0 을 통해 컴파일이 오류와 경고 없이 완료되었음을 확인하였다. 이후 vsim top_sim 으로 시뮬레이션이 실행되었으며, TCL_BINDER_CONNECTED 와 TCL_BINDER_RUNNING 은 Logisim-evolution 과 Questa 가 연결되어 연동 시뮬레이션이 동작하고 있음을 보여준다.

① 입력이 0 일 때



입력 a 를 0 으로 설정하였을 때 출력 y 는 1 로 나타났다. 이를 통해 입력 0 이 NOT 게이트를 거쳐 1 로 반전됨을 확인하였다.

② 입력이 1 일 때



입력 a를 1로 변경하였을 때 출력 y는 0으로 나타났다. 이를 통해 입력값의 변화에 따라 출력도 반전됨을 확인하였다.

③ 결과 정리

입력 a	예상 출력 y	시뮬레이션 출력 y
0	1	1
1	0	0

두 입력 조건 모두 시뮬레이션 결과가 NOT 게이트의 진리표와 일치함을 보았다. 따라서 작성한 VHDL 코드가 입력을 반전하여 출력하는 동작을 올바르게 수행함을 확인할 수 있었다.